据闪德资讯获悉，7月1日援引三星内部经营会议消息显示，三星电子半导体（DS）部门在6月30日的内部会议中披露了两项关键存储技术进展，分别为下一代HBM4E高带宽内存与第七代10nm级DRAM工艺D1d。

在HBM4E方面，三星高管表示，目前产品可靠性测试良率已提升至70%以上。行业普遍认为，良率达到80%以上才具备成熟量产条件，因此HBM4E仍处于验证与送样阶段，但已进入工艺收敛期，后续良率有望继续提升。

产品规划方面，三星已于今年2月实现HBM4批量出货；5月发布12层堆叠HBM4E规格并向头部客户送样。其中，HBM4主要对应NVIDIA Vera Rubin AI加速平台，而HBM4E则面向下一代Vera Rubin Ultra。

HBM4E采用第六代1C DRAM工艺，速率可达14Gbps，最高提升至16Gbps，在带宽、散热与能效方面较HBM4进一步优化，主要用于大模型训练及高性能数据中心场景。

在DRAM工艺方面，三星同步披露第七代10nm级制程D1d进展。该工艺线宽约10–11nm，预计于2026年11月完成PRA生产准备认证，标志其从研发阶段进入量产准备周期。

点击此处关注，获取最新资讯！