在近期HotChip 33大会上，三星对外公布了他们正在开发拥有8层TSV封装的DDR5内存，相对于三星目前4层TSV封装的DDR4，容量提升了两倍，使未来单根512GB的DDR5成为可能。根据外媒的报道，三星通过优化封装，芯片之间的间隙减少了40%，而且使用薄晶圆技术，使得8层TSV封装的DDR5高度其实比4层的DDR4更低，还能带来更好的散热能力。需要注意的是，目前面向服务器市场的DDR4内存最多做到单根256GB，而消费级市场最多是64GB和32GB。一根DDR5内存的容量能达到512GB，这确实是一个巨大的进步。而在其中，我们也能注意到该成果的实现是得益于8层TSV封装技术。那么，什么是TSV封装技术呢？这便是今天我们主要讲的内容。
TSV，即硅通孔技术（Through Silicon Via）是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。TSV技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术可以通过垂直互连减小互连长度，减少信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加带宽和实现器件集成的小型化。基于TSV技术的3D封装主要有这几个方面的优势：更好的电气互连性能；更宽的带宽；更高的互连密度；更低的功耗；更小的尺寸；更轻的质量。
与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。然而，TSV与常规封装技术有一个明显的不同点，TSV的制作可以集成到制造工艺的不同阶段。在晶圆制造CMOS或BEOL步骤之前完成硅通孔通常被称作Via-first。此时，TSV的制作可以在Fab厂前端金属互连之前进行，实现core-to-core的连接。该方案目前在微处理器等高性能器件领域研究较多，主要作为SoC的替代方案。Via-first也可以在CMOS完成之后再进行TSV的制作，然后完成器件制造和后端的封装。而将TSV放在封装生产阶段，通常被称作Via-last，该方案的明显优势是可以不改变现有集成电路流程和设计。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-last技术,即在芯片的周边进行通孔，然后进行芯片或晶圆的层叠。
TSV工艺包括深硅刻蚀形成微孔，绝缘层、阻挡层、种子层的沉积，深孔填充，化学机械抛光，减薄、pad的制备及再分布线制备等。主要工艺包括以下几个部分：
通孔的形成；
绝缘层、阻挡层和种子层的沉积；
铜的填充（电镀）、去除和再分布引线（RDL）；
晶圆减薄；
晶圆/芯片对准、键合与切片。
其中，TSV深孔的填充技术是3D集成的关键技术，也是难度较大的一个环节，TSV填充效果直接关系到集成技术的可靠性和良率等问题，高的可靠性和良率对于3D TSV堆叠集成实用化是至关重要的。而在基片减薄过程中保持良好的完整性，避免裂纹扩展是TSV工艺过程中的另一个难点。目前主要的技术难点分为几个方面：
通孔的刻蚀——激光刻蚀、深反应离子刻蚀；
通孔的填充——材料（多晶硅、铜、钨和高分子导体等）和技术（电镀、化学气相沉积、高分子涂布等）；
工艺流程——先通孔或后通孔技术；
堆叠形式——晶圆到晶圆、芯片到晶圆或芯片到芯片；
键合方式——直接Cu-Cu键合、粘接、直接熔合、焊接和混合等；
超薄晶圆的处理——是否使用载体。
总的来说，目前3D封装的硅通孔技术还处于高速发展时期，但是由于该技术具有更小的封装尺寸，更高的封装密度，以及具有适应半导体器件发展方向的高性能与低功耗种种优势，因此硅通孔技术具有广阔的前景以及成为微电子行业热门领域的潜质。
点击此处关注，获取最新资讯！
我的评论
最新评论