三星电子、英特尔和台积电计划将背面供电（BSPDN）技术应用于2纳米工艺，以主导下一代AI市场。

预测这项技术将成为明年正式启动的2纳米市场的竞争核心。

电气和电子工程师协会(IEEE)预测，由于从2纳米工艺开始出现功率效率问题，BSPDN技术将成为必然采用。

特别是，随着三星电子和台积电追赶英特尔今年年底推出的首款2纳米工艺，商业化竞争预计将加剧。

BSPDN是一种尚未商业化的新型半导体工艺。

一般来说，为了给半导体供电，电源线都放置在晶圆的顶部绘制电路的地方，以方便工艺。

随着电路变得更加精细，在一侧雕刻电路和电源线变得困难。

此外，随着电路间距变窄，会出现干扰，增加制造和设计难度。

后置电源是一项可以克服这些限制的技术。

通过将电源线放置在晶圆背面，将电路和电源空间分开，可以最大限度地提高电源效率，同时也可以提高半导体性能。

它还可以有效地减少整体芯片面积。

特别是有望有助于移动应用处理器（AP）生产过程中芯片尺寸的小型化。

在三星电子、英特尔、台积电三家公司中，英特尔有望率先将BSPDN商业化。

英特尔已经宣布计划以Powervia的名义将后置供电技术商业化，并将在今年年底推出的20A（2纳米级别）工艺中引入Powervia。

英特尔今年第四季度推出的桌面PC处理器Arrow Lake采用20A工艺生产，并采用Powervia。

英特尔表示，这项技术将布线的作用分为电流传输和信号传输，并将它们分开放置在半导体的正面和背面，提供电源的布线形成在晶圆后面给核心元素层供电。 

使用这种方法可以增加逻辑上方核心布线层的密度，从而提高整体密度。

随着电源路径变得更加简单，在降低噪声和提高电流供应效率方面具有优势。

三星电子和台积电也在竞争，从明年开始推出这项技术。

三星电子原定2027年左右的商业化日期已提前。

有人说三星电子将从1.7纳米工艺开始引入后置电源技术，但预计三星电子将修改路线图，并从明年2纳米工艺开始量产时引入该技术。

去年2月，有报道称三星电子在BSPDN开发过程中使用了两种不同的ARM内核，分别减少了芯片面积10%和19%，并将芯片性能和频率效率提高到个位数水平。

台积电计划从2纳米开始应用BSPDN技术。具体技术细节尚未披露。

据透露，该产品将采用N2P工艺，预计明年开始量产。

众所周知，N2P是一种可显著提高性能的工艺，与3纳米工艺N3E相比，时钟计数增加了15-20%，功耗降低了30-40%。

点击此处关注，获取最新资讯！