3D NAND的出现也是因为2D NAND无法满足人们的需求。NAND闪存不仅有SLC、MLC和TLC几种类型之分，为了提高其容量、降低成本，NAND的制造工艺也在不断进步，厚度开始不断降低，但NAND闪存和处理器还是有很大不同的。虽然先进的工艺带来了更大的容量，但是其可靠性和性能却在下降，因为工艺越先进，NAND的氧化层越薄，其可靠性也就越差，厂商就需要采取额外手段弥补这一问题，这必然会提高成本，以至于在达到某个最高点之后完全抵消掉制造工艺带来的优势。

3D NAND将思路从提高制造工艺转移到了堆叠更多层数，这样就可以兼顾容量、性能和可靠性了。但随着3D NAND的兴起，在价格和竞争压力期间，3D NAND供应商正准备迎接新的战斗，相互竞争下一代技术。

NAND美日韩垄断局面

2016年全球半导体的销售额之和为3389.31亿美元，其中集成电路为2766.98亿美元，占82%。但存储器市场容量约780-800亿美元，占全球半导体市场的23%，是仅次于逻辑电路的第二大产品。

从存储器的种类看，主要分DRAM和Flash，2016年DARM市场容量约414亿美元，NAND Flash约346亿美元，Nor Flash市场容量较小，约33亿美元。据预测2017年，DRAM市场将达到720亿美元的规模，DRAM预计将成为2017年半导体行业最大的单一产品类别，超出NAND闪存市场222亿美元。

根据调查报告显示，目前全世界前十大半导体厂商中，从事内存和闪存芯片的设计与制造的，主要有5家：三星电子、SK 海力士、英特尔、镁光科技、东芝半导体，韩国和美国的厂商，几乎已经垄断了全球的存储器市场。

DRAM方面，根据某半导体研究中心调查数据显示2017年第三季度DRAM产业营收数据显示，三星、SK海力士两大韩厂的市占各为45.8%与28.7%，合计已囊括74.5%的市占率。美光市占21.0%，三家企业的市占率已达95.5%。

NAND Flash方面，2017年全球NAND Flash品牌厂商产能市占率中，三星占据36.9%、东芝及西数占据34.4%，加上SK海力士、美光及英特尔，五大厂商垄断市场。

Nor Flash方面，2016年全球市场份额美国Cypress第一25%、台湾旺宏第二24%、美光第三18%、台湾华邦第四17%、我国兆易创新第五7%。

以上可见，在占据绝大部分市场容量的DRAM和NAND Flash方面，中国基本为零，仅在市场容量不及DRAM 1/10容量的Nor Flash上有兆易创新入围。

新玩家进入3D NAND市场，竞争加剧

2018年全球NAND Flash价格一路走跌，由于市场需求增长平缓，业者预期下半年将延续跌势，随着国际NAND Flash大厂纷纷加码投资，2019年QLC NAND将迈入百家争鸣时代，带动消费性SSD容量快速升级至TB等级。

另外，据最新消息称加上长江存储继32层3D NAND于2018年底前投入量产，目前Xtacking?架构的64层NAND样品已经送至合作伙伴进行测试，读写质量大致稳定，预计最快将在2019年第3季投产。长江存储更计划在2020年跳过96层3D NAND，直接进入128层堆叠，发布新一代3D NAND架构Xtacking。这一系列举动都标志着长江存储试图超车追赶国际大厂，因此，全球NAND Flash产量持续增加，战火愈益激烈，2019年NAND Flash市场恐将大幅震荡。

长江存储采用Xtacking™架构的64层3D NAND跟传统架构的96层相比，容量仅低15%左右，据整理的数据，预计2020年其推出的128层堆叠可与国际大厂展开竞争，同时也标志着我国的闪存技术又迈向了新的高峰。

扩展3D NAND

3D NAND是当今平面NAND闪存的后续产品，用于存储应用，如智能手机和SSD。与平面NAND不同，3D NAND类似于垂直摩天大楼，其中水平层的存储器单元被堆叠，然后使用微小的垂直通道连接。

3D NAND通过设备中堆叠的层数来量化，随着更多层的添加，位密度增加。在研发方面，供应商也在开发下一代技术，分别为256层和512层。

其实这就是一场比赛，是最高筹码间的竞赛。现有的3D NAND供应商：英特尔、美光、三星、SK海力士和东芝，他们都并没有停滞不前，并在竞争中保持领先地位，但是每个供应商都采用两种方法：单层、串堆叠来扩展3D NAND。

传统架构的96层，双层堆叠已经略显常规，其中会加入一些单层堆叠。在单层方法中，供应商一次性制造单个设备。理论上，这可以降低成本和周期时间。但在晶圆厂，单层方法很难实现。

3D NAND挑战从光刻转向沉积和蚀刻

在晶圆厂中，3D NAND与平面NAND不同。在2D NAND中，该过程取决于使用光刻缩小尺寸，虽然光刻仍然用于3DNAND，但它不是最关键的一步。对于3D NAND，挑战从光刻转向沉积和蚀刻。

3D NAND流以衬底开始。然后，供应商在流动交替堆叠沉积中经历了第一个挑战。使用CVD，该方法包括在衬底上沉积和堆叠交替的薄膜。

首先，在基板上沉积一层材料，然后在顶部上施加另一层。该过程重复几次，直到给定的设备具有所需的层数。

每个供应商使用不同的材料例如，三星在基板上沉积交替的氮化硅和二氧化硅层，这取决于你制造的器件类型，可以在基板上堆叠数百层。但随着更多层的添加，面临的挑战是在高产量下堆叠具有精确厚度和良好均匀性的层。压力和缺陷控制面临巨大挑战。此外，堆叠往往在压力下弯曲，尤其在单层方法中表现明显。为此，供应商将在基板上堆叠96层薄膜。

避免压力的另一种方法是使用串型堆叠。例如，将图层存放在一个48层设备上，然后在另一个设备上重复该过程，形成一个96层产品。通常，48层交替堆叠沉积工艺是成熟的并且产生相对较小的应力，但是存在挑战。之后，在膜叠层上施加硬掩模，并在顶部图案化孔。然后，这是流动高纵横比(HAR)蚀刻中最难的部分。

为此，蚀刻工具必须从器件叠层的顶部到底部基板上钻出微小的圆孔或通道。通道使得单元在垂直堆叠中彼此连接。一个器件可能在同一芯片中有250万个微小通道。每个通道必须平行且均匀。简单来说，蚀刻器通过用离子轰击表面来产生微小的通道，但这种蚀刻非常困难且非常耗时，根据蚀刻中纵横比缩放的基本定律表明，纵横比越高，沉积层的厚度越大，孔越小，蚀刻越慢。随着蚀刻工艺更深地渗透到通道中，离子的数量可能减少。这会降低蚀刻速率。更糟糕的是，可能会发生不需要的CD变化。

因此，可以想象供应商可以使用串型堆叠从96层迁移到128层以上。理论上，使用传统的蚀刻工具，供应商可以处理两个64层设备，从而实现128层。传统的蚀刻器涉及在室温下交替蚀刻和钝化步骤的过程。相反，低温蚀刻在低温下进行，大大提高了蚀刻速率，虽然低温蚀刻是困难且昂贵的，但其好处超过了增加的成本。