据闪德资讯获悉，三星电子正在加速推进第七代高带宽内存HBM4E的研发，预计下月完成首个达到目标性能的工程样品。

届时晶圆代工部门将在五月中旬前生产出HBM4E逻辑芯片样品，交付给存储部门进行封装，最终制成完整样品供内部验证，随后将向英伟达等客户送测。

三星电子今年三月已在英伟达GTC 2026大会上展示过HBM4E实物，但当时展品仅为展示用途，并未达到客户所需的性能标准。

此次即将完成的样品则有望满足实际验证要求。

在HBM4E上，逻辑芯片采用4纳米代工工艺，DRAM采用10纳米级第六代1c工艺。

相比竞争对手首次在HBM4E上引入代工先进制程和1c DRAM，三星电子的方案在技术成熟度上更具优势。

此前三星电子在HBM4产品上率先实现量产出货，逻辑芯片与DRAM均选用领先工艺，以性能优势争取市场主动。

如今加速推进HBM4E，意在巩固下一代高带宽内存市场的领先地位。

SK海力士也在全力开发HBM4E，考虑在逻辑芯片上应用台积电3纳米工艺。

三星正全力避免重蹈此前在HBM4市场失利的覆辙，积极抢占英伟达下一代AI芯片Vera Rubin配套的供应。

点击此处关注，获取最新资讯！