铠侠展示BiCS 8 NAND

2024-08-13
阅读量 834

铠侠演示BiCS 8 制造流程。

铠侠和西部数据在2023年3月已经出样。

2Tb QLC NAND设备和128TB QLC企业级固态硬盘概念验证演示时,外界曾对CMOS Bonded Array (CBA) 方案略有了解。

图片

传统上,闪存芯片的制造包括在闪存阵列外围放置相关逻辑电路(CMOS 工艺)。

然后,工艺转移到将CMOS放在单元阵列下面,但晶圆开发工艺是系列化的,先制造CMOS逻辑,然后在上面制造单元阵列。

然而,这也带来了一些挑战,因为单元阵列需要一个高温处理步骤,以确保更高的可靠性,这可能会损害CMOS逻辑的健康。

由于最近晶圆键合技术的进步,新的CBA工艺允许CMOS晶圆和电池阵列晶圆并行独立加工,然后拼接在一起。

BiCS 8 3D NAND包含218层,BiCS 5为112层,BiCS 6为162层。

铠侠决定跳过BiCS 7(或者说,这可能是作为内部测试工具的短暂一代产品)。

这一代产品保留了BiCS 6的四平面电荷阱结构。

TLC版本为1T bit。

QLC版本有两种容量-1T bit 和 2T bit。

虽然层数(218 层)与竞争对手的最新层数相比并不占优势,但横向扩展/单元收缩使在位密度和运行速度(3200MT/s)方面具有竞争力。

作为参考,美光最新推出的G9 NAND有276层,在TLC模式下位密度为21G bit/mm2,工作速度可达3600MT/s。

然而,232L NAND的运行速度仅为2400 MT/s,位密度为14.6G bit/mm2。

必须指出的是,CBA混合键合工艺与其他供应商目前使用的工艺相比具有优势,包括美光的 CMOS under array(CuA)和SK海力士在2010年代末开发的4D PUC(periphery-under-chip)。

预计其他NAND厂商最终也会采用铠侠所用的混合键合方案的某些变体。

点击此处关注获取最新资讯!

f328f6db93164f84bb23c090c28e7db.png88c1a0acd98aa6023fcbfa1f2ebf421.png

1.本文整理自网络,如有侵权,请联系删除。

2.所刊内容仅代表作者观点,非闪德资讯立场。

我的评论

登录后评论

最新评论

渠道报价
查看更多

DDR3

  • 一年
  • 半年
  • 三个月
  • 一个月

微信订阅

APP下载

存储未来,赢得先机

18126200184

Copyright©2008-2024 闪德资讯 版权所有 粤ICP备18080549号-1

粤公网安备 44030402002744号